

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 01-196856

(43)Date of publication of application : 08.08.1989

(51)Int.Cl.

H01L 21/92

(21)Application number : 63-021288

(71)Applicant : FUJITSU LTD

(22)Date of filing : 02.02.1988


(72)Inventor : HARADA SHIGEKI
MATSUKI HIROHISA

(54) FORMATION OF BUMP FOR SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To prevent the warpage of a semiconductor wafer, and to facilitate the mask alignment of a mask for forming a bump by parting and shaping a film composed of a high molecular compound in the greater part of regions except a partial region on a dicing line.

CONSTITUTION: A film 4 consisting of a high molecular compound is shaped onto a semiconductor wafer 1 on which an electrode 2 and a surface stabilizing film 3 are formed. The film 4 is patterned by using a first mask having a crossed type pattern and a pattern shaped. An opening 5 is formed in a region corresponding to the electrode 2 in the film 4. The film 4 is gotten rid of, and a trench 19 is shaped. A metallic film 6 is formed, and a high molecular compound film 7 is shaped. The film 7 is patterned by employing a second mask having a crossed pattern and a pattern formed. An opening 11 is shaped to a resist film 10, and a bump 12 is formed brought into contact with a barrier metallic film 9 through plating, using the film 10 as a mask. Accordingly, the mask alignment of a mask for forming the bump is facilitated.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

⑫ 公開特許公報(A) 平1-196856

⑤ Int. Cl.⁴
H 01 L 21/92識別記号 庁内整理番号
F-6708-5F

⑬ 公開 平成1年(1989)8月8日

審査請求 未請求 請求項の数 2 (全7頁)

⑭ 発明の名称 半導体装置用パンプ形成方法

⑯ 特 願 昭63-21288

⑰ 出 願 昭63(1988)2月2日

⑱ 発 明 者 原 田 茂 樹 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内⑲ 発 明 者 松 木 浩 久 神奈川県川崎市中原区上小田中1015番地 富士通株式会社
内

⑳ 出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

㉑ 代 理 人 弁理士 寒川 誠一

明 細 書

1. 発明の名称

半導体装置用パンプ形成方法

2. 特許請求の範囲

〔1〕電極(2)および表面安定化膜(3)が形成されてなる半導体ウェーハ(1)上に、高分子化合物よりなる膜(4)を形成し、

半導体ウェーハ(1)をチップに分割するダイシングライン(1D)に沿い、各ダイシングライン(1D)の隣接する交点間の一部領域(16)を除いた領域に形成される十字型のパターン(17)と、前記電極(2)に対接する領域に形成されるパターン(18)とを有する第1のマスク(15)を使用して、前記高分子化合物よりなる膜(4)をパターンニングし、前記高分子化合物よりなる膜(4)の前記電極(2)に対応する領域に開口(5)を形成し、前記ダイシングライン(1D)上の一部領域(16)を除く領域において前記高分子化合物よりなる膜(4)を除去して、溝(19)を形成し、

金属膜(6)を形成し、該金属膜(6)をパターンニングして前記電極(2)に接する領域からパンプ形成領域に延在する金属膜(6)を残留し、その上に、高分子化合物膜(7)を形成し、

前記第1のマスク(15)と同一の十字型のパターン(17)と、パンプ形成領域に対応する領域にパターンを有する第2のマスクを使用して、前記高分子化合物よりなる膜(7)をパターンニングし、前記高分子化合物よりなる膜(7)の、前記ダイシングライン(1D)上の一部領域(16)を除く領域に溝(19a)を形成し、また、パンプ形成領域に開口(8)を形成し、

バリア金属膜(9)と、その上に、レジスト膜(10)を形成し、パターンニングしてパンプ形成領域の前記レジスト膜(10)に開口(11)を形成し、

該開口(11)において露出している前記レジスト膜(10)をマスクとしてメッキをなして、前記開口(11)上に前記バリア金属膜(9)に接触してパンプ(12)を形成し、前記レジスト膜(10)

およびパンプ形成領域以外の前記バリアメタル膜(9)を除去する工程を有する

ことを特徴とする、半導体装置用パンプ形成方法。

〔2〕前記高分子化合物はポリイミド、または、エポキシ樹脂であることを特徴とする請求項第1項記載の半導体装置用パンプ形成方法。

3. 発明の詳細な説明

(概要)

表面安定化膜上に形成された高分子化合物の膜に電極接続用開口を形成し、この電極接続用開口に接触して、電極とパンプとを接続するための金属層を形成し、この金属層をパンプ形成領域まで引き出し、この引き出された金属層を、パンプ形成領域を除いてカバーする高分子化合物の膜上に形成される半導体装置用パンプの形成方法の改良に関し、

半導体ウェーハが反らず、そのため、パンプ形成用マスクのマスク位置合わせが容易にでき、半導体ウェーハをダイシングする時ポリイミド膜に

パンプ形成領域に対応する領域にパターンを有する第2のマスクを使用して、前記高分子化合物膜をパターニングし、前記高分子化合物よりなる膜の、前記ダイシングライン上の一部領域を除く領域に溝を形成し、また、パンプ形成領域に開口を形成し、バリアメタル膜と、その上に、レジスト膜を形成し、パターニングしてパンプ形成領域の前記レジスト膜に開口を形成し、該開口において露出している前記レジスト膜をマスクとしてメッキをなして、前記開口上に前記バリアメタル膜に接触してパンプを形成し、前記レジスト膜およびパンプ形成領域以外の前記バリアメタル膜を除去する工程を有する、半導体装置用パンプ形成方法をもって構成する。

(産業上の利用分野)

本発明は、表面安定化膜上に形成された高分子化合物の膜に電極接続用開口を形成し、この電極接続用開口に接触して、電極とパンプとを接続するための金属層を形成し、この金属層をパンプ形

クラックが生ずることなく、しかも、パンプ形成のためのメッキ処理を完全に実施できるように改良した、半導体装置用パンプ形成方法を提供することを目的とし、

電極および表面安定化膜が形成されてなる半導体ウェーハ上に、高分子化合物よりなる膜を形成し、半導体ウェーハをチップに分割するダイシングラインに沿い、各ダイシングラインの隣接する交点間の一部領域を除いた領域に形成される十字型のパターンと、前記電極に隣接する領域に形成されるパターンとを有する第1のマスクを使用して、前記高分子化合物よりなる膜をパターニングし、前記高分子化合物よりなる膜の前記電極に対応する領域に開口を形成し、前記ダイシングライン上の一部領域を除く領域において前記高分子化合物よりなる膜を除去して、溝を形成し、金属膜を形成し、該金属膜をパターニングして前記電極に接する領域からパンプ形成領域に延在する金属膜を残置し、その上に、高分子化合物膜を形成し、前記第1のマスクと同一の十字型のパターンと、

成領域まで引き出し、この引き出された金属層を、パンプ形成領域を除いてカバーする高分子化合物膜上に形成される半導体装置用パンプの形成方法の改良に関する。

(従来の技術)

半導体チップ上に、TAB (Tape Automated Bonding)、または、CCB (Controlled Collapse Bonding) 用のパンプを形成する場合の従来の技術について、図面を参照して説明する。

第2図参照

電極2、および、リン珪酸ガラス(PSG)等からなる表面安定化膜3が形成されている半導体ウェーハ1上に、ポリイミド等の膜4を10~20 μ m厚に形成し、パターニングしてこのポリイミド等の膜4を電極2上から除去し、開口5を形成する。

銅、アルミニウム等の金属を全面に数 μ m厚に真空蒸着法等を使用して形成し、この銅、アルミニウム等の金属の膜をパターニングして開口5を介して、電極2に接触してパンプ形成領域まで延在

する引き出し層6を形成する。

第3図参照

ポリイミド等の膜7を10 μ 厚に形成し、このポリイミド等の膜7をパターニングして、これをパンプ形成領域から除去し、開口8を形成する。

第4図参照

全面にバリアメタル膜9を形成し、その上に、レジスト膜10を形成してパンプ形成領域からレジスト膜10を除去し、開口11を形成する。

第5図参照

バリアメタル膜9を電極としてメッキをなし、開口11に、バリアメタル膜9に接触して20~200 μ 厚のパンプ12を形成し、レジスト膜10とパンプ形成領域以外のバリアメタル膜9とを除去し、ダイシングをなして各半導体装置チップに分割する。

(発明が解決しようとする課題)

TABまたはCCB用のパンプを形成する場合、上記のように、ポリイミド等の膜が使用される。これは、ポリイミド等が α 線を吸収するため、半

導体装置の α 線対策として有効であることと、機械的ストレスを吸収し、PSC等の表面安定化膜にクラックが発生しないようにするためである。

ところで、半導体ウェーハ上にポリイミド等の膜4および7を形成する際、ポリイミドを塗布した後80℃程度の温度で熱風乾燥を行う。この際、ポリイミド等の膜が収縮し、半導体ウェーハに反りが生ずる。このため、パンプ形成用マスクのマスク位置合わせが困難となる。

また、ポリイミド等の膜はダイシングしにくいので、ダイシングの際、ポリイミド膜にクラックを生ずることがある。

この欠点を解消する対策として、ダイシングする線上にはポリイミド等の膜を形成しないようにする方法が考えられるが、この場合には、バリアメタル膜9を形成する際、ポリイミド膜のないダイシング線上におけるバリアメタルのカバレッジが悪くなり、パンプ11をメッキ形成する時に、電極として使用するバリアメタル膜9の、各チップ間の導通が不良となり、メッキが不完全となるこ

とがある。

本発明の目的は、これらの欠点を解消することにある。半導体ウェーハに反りが発生することがなくパンプ形成用マスクのマスク位置合わせが容易にでき、また、半導体ウェーハをダイシングする時ポリイミド等の膜にクラックが生ずることなく、しかも、パンプ形成のためのメッキ処理を完全に実施できるよう改良した、半導体装置用パンプ形成方法を提供することにある。

(課題を解決するための手段)

上記の目的は、電極(2)および表面安定化膜(3)が形成されてなる半導体ウェーハ(1)上に、高分子化合物よりなる膜(4)を形成し、

半導体ウェーハ(1)をチップに分割するダイシングライン(1D)にそって幅が約150 μ であり、各ダイシングライン(1D)の隣接する交点間の一部領域(16)を除いた領域に形成される十字型のパターン(17)と、前記電極(2)に対接する領域に形成されるパター(18)とを有する

第1のマスク(15)を使用して、前記高分子化合物よりなる膜(4)をパターニングし、前記高分子化合物よりなる膜(4)の前記電極(2)に対応する領域に開口(5)を形成し、前記ダイシングライン(1D)上の一部領域(16)を除く領域において前記高分子化合物よりなる膜(4)を除去して、溝(19)を形成し、

金属膜(6)を形成し、該金属膜(6)をパターニングして前記電極(2)に接する領域からパンプ形成領域に延在する金属膜(6)を残留し、その上に、高分子化合物膜(7)を形成し、

前記第1のマスク(15)と同一の十字型のパターン(17)と、パンプ形成領域に対応する領域にパターンを有する第2のマスクを使用して、前記高分子化合物膜(7)をパターニングし、前記高分子化合物よりなる膜(7)の、前記ダイシングライン(1D)上の一部領域(16)を除く領域に溝(19a)を形成し、また、パンプ形成領域に開口(8)を形成し、

バリアメタル膜(9)と、その上に、レジスト

膜(10)を形成し、パターニングしてパンプ形成領域の前記レジスト膜(10)に開口(11)を形成し、

該開口(11)において露出している前記レジスト膜(10)をマスクとしてメッキをなして、前記開口(11)上に前記バリアメタル膜(9)に接触してパンプ(12)を形成し、前記レジスト膜(10)およびパンプ形成領域以外の前記バリアメタル膜(9)を除去する工程を有する、半導体装置用パンプ形成方法によって達成される。

(作用)

本発明に係る半導体装置用パンプ形成方法にあっては、高分子化合物よりなる膜4、7は半導体ウェーハ全面に連続的に形成されず、ダイシングライン1D上における一部領域16を除く大部分の領域において、分断形成される。したがって、高分子化合物膜4、7を加熱乾燥する際の収縮により半導体ウェーハに反りが発生することがなく、また、ダイシングライン1D上には一部領域16を

除き高分子化合物膜4、7が存在しないので、ダイシングの際、高分子化合物にクラックが発生することがない。また、高分子化合物膜4、7は、ダイシングライン1D上の一部領域16においては溝によって分断されず、半導体チップ相互間にまたがって形成されるので、その上に形成されるバリアメタル膜9も、半導体チップ相互間にまたがって形成され、チップ相互間の電気的導通が十分確保され、パンプ9の形成のためのメッキ処理が完全に実行される。

(実施例)

以下、図面を参照しつつ、本発明の一実施例に係る半導体装置用パンプ形成方法について説明する。

第6図参照

電極2およびPSGよりなる表面安定化膜3が形成されてなる半導体ウェーハ1上にポリイミド等の膜4を10~20μm厚に形成し、約80℃において、約30分間通風乾燥する。

第7図参照

この図は、次工程において使用される第1のマスク15を示す。この第1のマスク15は半導体ウェーハ1をチップに分割分離するダイシングライン1Dにそって幅が約150μmであり、各ダイシングライン1Dの隣接する交点間の一部領域16を除いた領域に形成される十字型のパターン17と、電極2に対応する領域に設けられるパターン18とにより構成される。

第8図参照

前記第1のマスク15を使用してポリイミド等の膜4にフォトリソグラフィ法を実行してポリイミド等の膜4をパターニングし、ポリイミド等の膜4に、電極2との引き出し層形成用開口5を形成するとともに、ダイシングライン1D上の一部領域16を除く領域に対応して、ポリイミド等の膜4に溝19を形成する。

第9図参照

アルミニウム、銅等の金属を全面に数μm厚に蒸着法等を使用して形成し、パターニングして電極

2とパンプ(図示せず)とを接続する引き出し層6を残留する。全面にポリイミド等の膜7を約10μm厚に形成し、約80℃において、約1時間通風乾燥し、第2のマスクを使用してパターニングする。
第10図参照

第2のマスクは第1のマスク15と同一の領域に十字型のパターン17を有し、さらに、パンプ形成領域に対応する領域にパターンを有する。この第2のマスクを使用してポリイミド等の膜7をパターニングし、ダイシングライン1D上の一部領域16を除く領域に溝19aを、また、パンプ形成領域に開口8を形成する。しかる後、約400℃において約30分間加熱し、ポリイミド膜4、7を硬化する。

第11図参照

バリアメタル膜9を約5,000Å厚に形成し、その上にレジスト膜10を形成し、パターニングして、レジスト膜10のパンプ形成領域に開口11を形成する。

第1図参照

バリアメタル膜9を1電極としてメッキをなし、開口11上にバリアメタル膜9に接触して、金、半田等よりなる20~200 μ 厚のパンプ12を形成する。レジスト膜10およびパンプ形成領域以外のバリアメタル膜9を除去し、ダイシングライン1Dにそってダイシングし、半導体ウェーハ1を各半導体装置チップに分割分離する。

(発明の効果)

以上説明せるとおり、本発明に係る半導体装置用パンプ形成方法においては、ポリイミド等の高分子化合物よりなる膜が半導体ウェーハ上の全面に連続して形成されず、ダイシングライン上の一部領域を除く大部分の領域において分断形成される。この結果、高分子化合物膜の加熱乾燥時の収縮に起因する半導体ウェーハの反りがなく、パンプ形成用マスクのマスク位置合わせが容易にでき、半導体ウェーハのダイシング時に、高分子化合物膜にクラックを生ずることがない。

- 2・・・電極、
- 3・・・表面安定化膜、
- 4・・・高分子化合物膜(ポリイミド膜等)、
- 5・・・開口、
- 6・・・電極とパンプとを接続する引き出し層、
- 7・・・高分子化合物膜(ポリイミド膜等)、
- 8・・・開口、
- 9・・・バリアメタル膜、
- 10・・・レジスト膜、
- 11・・・開口、
- 12・・・パンプ、
- 15・・・第1のマスク、
- 16・・・一部領域、
- 17・・・十字型パターン、
- 18・・・電極2に对接するパターン、
- 19、19a・・・溝。

代理人 弁理士 寒川敏一

また、高分子化合物膜がダイシングライン上の一部領域において半導体装置チップ相互間にまたがって形成されるので、高分子化合物膜上に形成されるバリアメタルも前記ダイシングライン上の一部領域において半導体装置チップ相互間にまたがって形成され、バリアメタルの半導体装置チップ相互間の電気的導通が十分に確保され、パンプ形成のためのメッキ処理用電極として有効に機能する。




4. 図面の簡単な説明


第1図は、本発明の一実施例に係る半導体装置用パンプ形成方法を実施して製造した半導体装置の断面図である。

第2~5図は、従来技術に係る半導体装置用パンプ形成方法の主要工程の工程図である。


第6~11図は、本発明の一実施例に係る半導体装置用パンプ形成方法の主要工程の工程図である。

- 1・・・半導体ウェーハ、
- 1D・・・ダイシングライン、







本発明
第1図




従来技術
第2図




従来技術
第3図




第10222
第7図




工程四
第8図



工程四
第9図



工程四
第10図



工程圖

第 11 圖